हाई स्पीड पीसीबी डिजाइन में समय विश्लेषण

डिजिटल सिस्टम डिज़ाइन इंजीनियरों के लिए, समय विश्लेषण उच्च-स्पीड PCB डिज़ाइन का एक महत्वपूर्ण हिस्सा है। विशेष रूप से 100M बस के उद्भव के साथ, सिग्नल एज रेट पिकोसेकंड तक पहुंचने के बाद, सिस्टम का प्रदर्शन फ्रंट -एंड डिज़ाइन पर अधिक निर्भर होता है, जिसके लिए डिज़ाइन की शुरुआत में सटीक समय विश्लेषण और गणना की आवश्यकता होती है। समय विश्लेषण और सिग्नल अखंडता अविभाज्य हैं, और अच्छी सिग्नल गुणवत्ता समय संबंधों को सुनिश्चित करने की कुंजी है। प्रतिबिंब, क्रॉसस्टॉक और अन्य घटनाओं के कारण सिग्नल की गुणवत्ता की समस्याएं समय परिवर्तन और अव्यवस्था ला सकती हैं, और डिजाइन करते समय हमें दोनों पर एक साथ विचार करना चाहिए।

समय विश्लेषण का प्रारंभिक बिंदु संकेत स्थापना या समय संबंध धारण के अनुसार डिजाइन योजना का निर्धारण करना है। यह विधि आईसी डिजाइन, बोर्ड डिजाइन और सिस्टम डिजाइन सहित संपूर्ण डिजाइन प्रक्रिया से गुजरती है।

उड़ान का --समय, उस क्षण से अंतर को संदर्भित करता है जब सिग्नल उस क्षण तक भेजा जाता है जब सिग्नल प्राप्त करने वाले छोर पर स्थिर होता है, और इसका उपयोग वायरिंग और लोड के कारण होने वाली देरी को व्यक्त करने के लिए किया जाता है . कम गति के मामले में, इसे अनुमानित विधि द्वारा निर्धारित किया जा सकता है, लेकिन उच्च - गति पीसीबी के डिजाइन में, इसे लोड और ट्रांसमिशन लाइन प्रभाव जैसे कारकों के कारण सिमुलेशन विधि द्वारा निर्धारित किया जाना चाहिए। उड़ान का समय निर्धारित होने के बाद, समय की गणना एक टेबल या मैनुअल विधि का उपयोग करके लागू की जा सकती है ताकि यह जांचा जा सके कि सिग्नल सिग्नल के नमूने को पूरा करता है या नहीं। इसी तरह, रूटिंग लंबाई नियम प्राप्त करने के लिए इस प्रक्रिया को उलट दें।

सामान्य घड़ी मोड की विशेषता यह है कि ट्रांसीवर की घड़ियां सामान्य घड़ी स्रोत द्वारा प्रदान की जाती हैं। इसकी दो विशेषताएं हैं। एक यह है कि डेटा को एक चक्र के भीतर प्राप्त करने वाले छोर तक पहुंचने की आवश्यकता होती है, और दूसरा यह है कि घड़ी के अंतर का समय पर बहुत प्रभाव पड़ता है।

आमतौर पर जब घड़ी और डेटा एक ही प्रकार के इंटरफ़ेस द्वारा संचालित होते हैं, तो समय की गणना के लिए केवल उनके बीच के चरण अंतर पर विचार करने की आवश्यकता होती है। यदि ऐसा नहीं है, तो चरण अंतर (जैसे तारों की लंबाई) को उड़ान के समय के अनुसार समायोजित करने की आवश्यकता है। इस अर्थ में विधि कि डेटा क्लॉक रूटिंग समान लंबाई की है, अप्रभावी हो जाती है।

डिज़ाइन में, अन्य कारक जैसे स्विचिंग शोर, इंटर-प्रतीक हस्तक्षेप, और गैर-आदर्श लूप सिग्नल चरण पर प्रभाव डालते हैं। इसलिए, एक तरफ, हमें समय के डिजाइन में उचित रूप से डिजाइन मार्जिन जोड़ना चाहिए, और दूसरी ओर, हमें हस्तक्षेप के प्रभाव को कम करने के लिए अन्य डिजाइन विधियों को अपनाने की जरूरत है।